FPGA与DSP通信问题。

水瓶

1、  我现在要实现的基本功能是：一组数据给FPGA端的双口RAM，然后DSP通过EMIF读出。不需要DSP再给FPGA写入数据，如何更改贵公司的例程？我的更改是：DSP端注释掉写入FPGA部分，直接读取。FPGA部分是直接在双口RAM中初始化一组数据。然后读出的数据全是0，不是直接在双口RAM中初始化的数据。请问问题出在哪里了？还望版主大侠指导。

邮箱：604285180@qq.com

Lewis

只需要把（下图中）向FPGA写数据的部分注释掉就行，其他地方都不需要修改。
: H% }1 P+ m+ j" `  b% a( [; b

Lewis

还要注意数据在FPGA存储的地址，跟dsp读的地址要对应

水瓶

Lewis 发表于 2015-4-16 09:55
还要注意数据在FPGA存储的地址，跟dsp读的地址要对应

0 X7 v& H8 @! KFPGA端RAM的地址是从0开始的，DSP端地址是0x6000 0000的地址去读，请问如何映射地址？

Lewis

. w( x4 x& \. @- O" q9 U$ BEMIFA_CS2的寻址空间就是0x6000 0000 ~ 0x61FF FFFF  其实EMIFA_CS2读地址0x6000 0000就是读外设的0地址
3 w3 k1 G) X2 ^6 x

水瓶

2 L/ g2 K- G/ i9 ?/ L4 ]. U+ x( ?

Lewis 发表于 2015-4-17 10:10
# D, {- {& s/ g' x- `EMIFA_CS2的寻址空间就是0x6000 0000 ~ 0x61FF FFFF  其实EMIFA_CS2读地址0x6000 0000就是读外设的0地址
0 C5 y0 {+ R# ~" I9 F" L3 d ...

1. `timescale 1ns / 1ps
   
2. module emif_test
   
3. (     
   4 @3 a2 x; D6 g! d' \- c" w. J/ L  d
4.    input clk,
   
5.         input    emifa_clk,    // 时钟                        
   ) b* f5 Y5 l! F* z
6.         input    emifa_cs2,    //  低电平有效异步器件使能引脚  （与异步器件片选信号相连，只在访问异步存储器时有效）      
   
7.         input    emifa_oe_n,    //  低电平有效异步器件使能引脚         
   
8.         input    emifa_we_n,     // 低电平有效写使能引脚      
   0 Z' [1 I2 z( g/ t
9.         inout    emifa_wait0,    //等待输入引脚      
   ' q+ T0 ~4 `' u" M, S" D' S/ e
10.         inout    emifa_wait1,            
    $ r! e- c7 K4 T
11.         input    emifa_ba1,         // EMIF存储区域地址线 ，当与异步器件连接时，这些引脚与EM_A引脚共同形成穷到器件的地址。            
    
12.         input    [13:0]emifa_addr,  // EMIF 地址总线            
    2 u; g& i- A4 h0 \# X
13.         output    [15:0]emifa_data   // EMIF 数据总线
    
14. );
    
15.         
    2 g1 g& e! E  @
16. /****************EMIF Interface****************/        
    8 A0 b  E0 Q8 x7 B* v; G
17. //信号声明
    ( }* q% \, f' g
18. wire emif_clk;
    
19. reg emifa_cs2_reg;      
    2 d8 H) q7 S* \" C
20. reg emifa_rnw_reg;     
    7 T6 [) f, X( L% K1 N% S
21. reg emifa_oe_n_reg;   
    + g4 F2 `, ~4 K) ^' z
22. reg emifa_we_n_reg;   
    
23. reg emifa_wait0_reg;   
    
24. reg emifa_wait1_reg;  
    
25. reg emifa_ba1_reg;     
    * N  X" w3 q  T' z; @) r
26. reg [13:0] emifa_addr_reg;      
    1 n+ }% A9 B& T$ I/ v! J
27. reg [15:0] emifa_data_reg;
    
28. 
    : Q: W+ c. ?4 N1 u
29. //元件例化
    
30. BUFG emif_clk_unit(.I(emifa_clk),.O(emif_clk));
    
31. //寄存器赋值
    
32. always@(posedge emif_clk)begin
    * Q1 N/ E/ m" h3 P$ y
33.                 emifa_cs2_reg       <= emifa_cs2;
    
34.                 emifa_oe_n_reg      <= emifa_oe_n;
    * B+ ?' i& `$ Q* z
35.                 emifa_we_n_reg      <= emifa_we_n;
    
36.                 emifa_wait0_reg     <= emifa_wait0;
    9 l4 u5 ]! \* \) g3 t& T
37.                 emifa_wait1_reg     <= emifa_wait1;
    & i- u2 B: a1 f) v8 ^" c8 L" V& L
38.                 emifa_ba1_reg       <= emifa_ba1;
    0 C4 }0 F: V6 Y- w
39.                 emifa_addr_reg      <= emifa_addr;
    
40.                 emifa_data_reg      <= emifa_data;
    " A$ e  [9 X" }1 F
41. end
    % a" @( X. I1 q; E, @" x* Y( }
42. 
    
43. //assign emifa_data = (emifa_oe_n ==1'b0)?dpram_douta:16'bZ;
      Z+ j; f/ j$ Y- |; b) X; b
44. assign emifa_data = dpram_douta;
    , Z* \& J  o4 ^3 U. p
45. 
    
46. /****************Dual Port RAM****************/
    ! q% |0 V! O* ^
47. //PORTA
    / g7 n# Z( g! y6 R( D% I. g
48. reg  [14:0]dpram_addra;      
    3 U/ |  Y$ C, m; E* I, V) D! R
49. reg  dpram_wea;         
    , w, }6 a5 s( t. U
50. reg  [15:0]dpram_dina;      
    
51. wire [15:0]dpram_douta;           
    ! T3 Z0 a. c& B: O# o/ D
52. //PORTB
    * Y/ s" y0 L6 E. F4 r1 I4 q
53. reg  [14:0]dpram_addrb;      
    2 i* h/ y/ _9 `1 P4 `5 o
54. wire  dpram_web;
    
55. reg  [15:0]dpram_dinb;
    
56. wire [15:0]dpram_doutb;
    8 ~' g/ R# C" i( I
57.    
    0 j" l& \( V2 k. M$ D/ R4 F
58. //元件例化
    1 s' w  F' w2 ~3 a
59. dpram dpram_unit(
    + v" [* a- C* a' A) N8 @( H
60.   .clka(emif_clk), // input clka
    
61.   .wea(dpram_wea), // input [0 : 0] wea
    . m# i6 o& R' \$ w
62.   .addra(dpram_addra), // input [14 : 0] addra
    
63.   .dina(dpram_dina), // input [15 : 0] dina
    
64.   .douta(dpram_douta), // output [15 : 0] douta
    0 n7 Z4 t+ }) Z- D# u1 U
65.         //clkb                  => sys_clk,
    % |7 P, Z) {* Y5 q3 b
66.   .clkb(clk), // input clkb
    7 _6 t& i, S, a* x: A6 d
67.   .web(dpram_web), // input [0 : 0] web
    
68.   .addrb(dpram_addrb), // input [14 : 0] addrb
    7 @) ^  }/ n) C; k5 }
69.   .dinb(dpram_dinb), // input [15 : 0] dinb
    
70.   .doutb(dpram_doutb));// output [15 : 0] doutb)
    
71. 
      ?4 o9 A. w, h; X2 t7 w4 i
72. always@(emif_clk)begin
    
73.                 dpram_wea             <= 0;
    
74.                 dpram_addra           <= {emifa_addr_reg[13:0],emifa_ba1_reg};
    . |9 a) ^9 N! D4 \8 R- f6 x& J. Z
75.                 dpram_dina            <= emifa_data_reg;
    
76. end
    
77. assign dpram_web = 1'b1;
    8 m8 I0 L! [3 d
78. 
    $ m" x7 v" y# o# Y$ Q( _3 |
79. always@( clk )
    
80. begin
    / Q( Y0 u7 {/ \# \& [$ b
81.         dpram_addrb  <= 100;
    
82.         dpram_dinb   <= 16'd2048;
    
83. end
    # K! `9 c& c0 K8 J
84. 
    ! Q4 H- b9 j/ F  G
85. endmodule
    ; H+ m) Q) }$ Y2 h0 m
86. 
    % V' w+ _/ \% X% k  L

复制代码

嗯，谢谢，这个懂了，但是读出来的数还是不正确，fpga端具体代码如上。
2 n3 T- d9 I" d. ?8 Y! Q4 R7 ~这段代码相当于RAM的A口只用来读，并且dpram_wea一直置零，RAM的B口用来写入一个数据。
代码下载进FPGA后，DSP端先注释掉向fpga写入数据的部分，直接读取，读取的结果都为0，包括  dpram_addrb  <= 100;这个地址下应该的2048.
" E6 b- R& c  _* e$ m' T9 d! i+ V然后把注释去掉，DSP端可以正常的写入数据并且正确的读出数据，但是我的FPGA端已经将  dpram_wea             <= 0;这里置零，是没法写入的，所以对于DSP端还能照常写入读出产生疑问。
( W+ Q1 ]* i; C4 t8 t1 z% p

水瓶

Lewis 发表于 2015-4-17 10:10
' @+ X: {4 B' Q- y( ^EMIFA_CS2的寻址空间就是0x6000 0000 ~ 0x61FF FFFF  其实EMIFA_CS2读地址0x6000 0000就是读外设的0地址
3 ~8 Y1 p& \& u7 a6 {& |! f3 Y/ D ...

我的硬件平台是：TL138F-EasyEVM（浮点DSP C6748+ARM9 +Xilinx Spartn-6 FPGA核）
/ N" F1 v/ E8 H: k: Z调试例程为：DSP端：EMIF_FPGA----EMIF总线FPGA读写测试
                    FPGA端：emif_test

水瓶

Lewis 发表于 2015-4-17 10:10
EMIFA_CS2的寻址空间就是0x6000 0000 ~ 0x61FF FFFF  其实EMIFA_CS2读地址0x6000 0000就是读外设的0地址
  O# U) U) ~9 a7 \7 U' }6 i ...

还望版主指导，卡了好多天了，原理都弄明白了，就是不知道问什么读出的数据不对。若是在您那里可以正确读取数据，还望发一份程序给我。谢谢了。

jj909305

楼主你好，这里你弄出来了吗？