FPGA与DSP通信问题。

水瓶

1、  我现在要实现的基本功能是：一组数据给FPGA端的双口RAM，然后DSP通过EMIF读出。不需要DSP再给FPGA写入数据，如何更改贵公司的例程？我的更改是：DSP端注释掉写入FPGA部分，直接读取。FPGA部分是直接在双口RAM中初始化一组数据。然后读出的数据全是0，不是直接在双口RAM中初始化的数据。请问问题出在哪里了？还望版主大侠指导。

# k+ O0 z. W: n7 Q7 U( T+ e邮箱：604285180@qq.com
. H. E' f8 h! {/ Y. p9 G

Lewis

只需要把（下图中）向FPGA写数据的部分注释掉就行，其他地方都不需要修改。

Lewis

还要注意数据在FPGA存储的地址，跟dsp读的地址要对应

水瓶

Lewis 发表于 2015-4-16 09:55
# R' u: |7 S: J/ t, X还要注意数据在FPGA存储的地址，跟dsp读的地址要对应

FPGA端RAM的地址是从0开始的，DSP端地址是0x6000 0000的地址去读，请问如何映射地址？

Lewis

EMIFA_CS2的寻址空间就是0x6000 0000 ~ 0x61FF FFFF  其实EMIFA_CS2读地址0x6000 0000就是读外设的0地址
' F, s+ D5 [9 V! `7 y

水瓶

Lewis 发表于 2015-4-17 10:10
3 r- p0 d/ P6 t1 {4 Q" a" lEMIFA_CS2的寻址空间就是0x6000 0000 ~ 0x61FF FFFF  其实EMIFA_CS2读地址0x6000 0000就是读外设的0地址
$ B' z6 f6 G8 A* | ...

1. `timescale 1ns / 1ps
   , D" g: `! t: [
2. module emif_test
   
3. (     
   
4.    input clk,
   / h- x& d  J) ~! U
5.         input    emifa_clk,    // 时钟                        
   
6.         input    emifa_cs2,    //  低电平有效异步器件使能引脚  （与异步器件片选信号相连，只在访问异步存储器时有效）      
   
7.         input    emifa_oe_n,    //  低电平有效异步器件使能引脚         
   , |5 ]! }; h7 v/ R
8.         input    emifa_we_n,     // 低电平有效写使能引脚      
   
9.         inout    emifa_wait0,    //等待输入引脚      
   
10.         inout    emifa_wait1,            
    ; W  x7 v5 r' m2 K+ Z# a5 w5 O
11.         input    emifa_ba1,         // EMIF存储区域地址线 ，当与异步器件连接时，这些引脚与EM_A引脚共同形成穷到器件的地址。            
    
12.         input    [13:0]emifa_addr,  // EMIF 地址总线            
    ( _0 P2 ^, v0 q, Q0 B( n6 x
13.         output    [15:0]emifa_data   // EMIF 数据总线
    
14. );
    . X& C' a7 d, P7 X6 B( l  ]% h
15.         
    , G! c% r  D: B8 n% j7 m+ G
16. /****************EMIF Interface****************/        
    8 Q* f: q: n7 N7 q* m
17. //信号声明
    
18. wire emif_clk;
    7 w6 [& o) x/ g9 X
19. reg emifa_cs2_reg;      
    9 B* H! o  G% p7 k% n
20. reg emifa_rnw_reg;     
    
21. reg emifa_oe_n_reg;   
    3 t4 M0 L2 v' \, w0 [# Z% ]$ s& Y
22. reg emifa_we_n_reg;   
    & T! ~- g5 H5 c: L; y6 c' P8 D
23. reg emifa_wait0_reg;   
    8 C' {$ c0 f3 |5 @! I( d: G3 F
24. reg emifa_wait1_reg;  
    
25. reg emifa_ba1_reg;     
    + p- U* X* z5 `. B6 ?9 {: h( o" m. I$ |
26. reg [13:0] emifa_addr_reg;      
    9 Z7 d7 Q3 k/ t! g/ ?- q+ u" T8 E/ `
27. reg [15:0] emifa_data_reg;
    ' ]  n6 G0 w8 Z! I3 l, L
28. 
    , D* N& u3 d5 A3 b
29. //元件例化
    0 a) \+ }6 I3 E8 X* b
30. BUFG emif_clk_unit(.I(emifa_clk),.O(emif_clk));
    
31. //寄存器赋值
    
32. always@(posedge emif_clk)begin
    
33.                 emifa_cs2_reg       <= emifa_cs2;
    
34.                 emifa_oe_n_reg      <= emifa_oe_n;
    # L: {% N- ?9 n  r/ L3 e
35.                 emifa_we_n_reg      <= emifa_we_n;
    
36.                 emifa_wait0_reg     <= emifa_wait0;
    
37.                 emifa_wait1_reg     <= emifa_wait1;
    ( F, H5 l  P  B
38.                 emifa_ba1_reg       <= emifa_ba1;
    7 a- z$ `) m8 M. j- B1 |) H% S; U
39.                 emifa_addr_reg      <= emifa_addr;
    : E# g% X0 r8 w7 f/ y) D+ u( A
40.                 emifa_data_reg      <= emifa_data;
    
41. end
    ) e4 u2 V; C2 j/ s; e% M4 J
42. 
    7 J: G; b) o8 o, z8 Z- j+ m
43. //assign emifa_data = (emifa_oe_n ==1'b0)?dpram_douta:16'bZ;
    8 i- A% w4 U1 H
44. assign emifa_data = dpram_douta;
    ) _) Q' f9 S: n1 `4 `& W0 n
45. 
    
46. /****************Dual Port RAM****************/
    . X1 g0 O# P8 C: F6 F" T3 }4 B: q
47. //PORTA
    ! c' k" `% `% |% g% a; E# v% z
48. reg  [14:0]dpram_addra;      
    
49. reg  dpram_wea;         
    ; u; F- V! I' z+ y
50. reg  [15:0]dpram_dina;      
    / e( C* T$ E4 B1 t/ O. l  ^% j
51. wire [15:0]dpram_douta;           
    
52. //PORTB
    
53. reg  [14:0]dpram_addrb;      
    $ g7 i; o: s6 s3 S, P+ q
54. wire  dpram_web;
    
55. reg  [15:0]dpram_dinb;
    
56. wire [15:0]dpram_doutb;
    ) V3 O) w* p! }& n6 z
57.    
    1 D% s3 C2 _1 O6 V# r
58. //元件例化
    9 M' P* B7 N4 W* k8 C  v
59. dpram dpram_unit(
    
60.   .clka(emif_clk), // input clka
    
61.   .wea(dpram_wea), // input [0 : 0] wea
    
62.   .addra(dpram_addra), // input [14 : 0] addra
    ; Y2 r: s  W) b* M1 X
63.   .dina(dpram_dina), // input [15 : 0] dina
    + O3 j+ f6 Y. e. G, `9 a, ]6 ~
64.   .douta(dpram_douta), // output [15 : 0] douta
    
65.         //clkb                  => sys_clk,
    2 W1 q& L6 k$ j- i( \/ O  ?+ \' X
66.   .clkb(clk), // input clkb
    
67.   .web(dpram_web), // input [0 : 0] web
    " g0 M! @: L' w, w- }& \
68.   .addrb(dpram_addrb), // input [14 : 0] addrb
    
69.   .dinb(dpram_dinb), // input [15 : 0] dinb
    
70.   .doutb(dpram_doutb));// output [15 : 0] doutb)
    # n$ t1 Q! e8 [% `) P
71. 
    # i; e  N; B+ X2 L8 u  F
72. always@(emif_clk)begin
    
73.                 dpram_wea             <= 0;
    4 ]  w/ ]% R3 ?5 ?. a" K- Q
74.                 dpram_addra           <= {emifa_addr_reg[13:0],emifa_ba1_reg};
    
75.                 dpram_dina            <= emifa_data_reg;
    
76. end
    
77. assign dpram_web = 1'b1;
    
78. 
    ! {4 E: V! v, {3 T6 r
79. always@( clk )
    8 B: u3 H! J  }9 M! t9 r) A
80. begin
    9 Z, ~+ K3 @8 s/ U* v
81.         dpram_addrb  <= 100;
    
82.         dpram_dinb   <= 16'd2048;
    
83. end
    
84. 
    , L$ C+ n' d' t
85. endmodule
    
86. 
    

复制代码

嗯，谢谢，这个懂了，但是读出来的数还是不正确，fpga端具体代码如上。
8 A# y+ ~6 o6 [' [7 _这段代码相当于RAM的A口只用来读，并且dpram_wea一直置零，RAM的B口用来写入一个数据。
4 f" R7 w* ]+ [" \4 D$ w; \代码下载进FPGA后，DSP端先注释掉向fpga写入数据的部分，直接读取，读取的结果都为0，包括  dpram_addrb  <= 100;这个地址下应该的2048.
6 x9 d6 F% p  c. r然后把注释去掉，DSP端可以正常的写入数据并且正确的读出数据，但是我的FPGA端已经将  dpram_wea             <= 0;这里置零，是没法写入的，所以对于DSP端还能照常写入读出产生疑问。
6 t2 T# x- S, N7 D7 ^
( n1 g) p' s) _1 Z/ ^

水瓶

Lewis 发表于 2015-4-17 10:10
# Y' Z" |3 l# q& |( A* n* [EMIFA_CS2的寻址空间就是0x6000 0000 ~ 0x61FF FFFF  其实EMIFA_CS2读地址0x6000 0000就是读外设的0地址
3 R' ?2 q  [: {: U7 j. p ...

我的硬件平台是：TL138F-EasyEVM（浮点DSP C6748+ARM9 +Xilinx Spartn-6 FPGA核）
6 g  D7 e( [7 _1 k7 C调试例程为：DSP端：EMIF_FPGA----EMIF总线FPGA读写测试
3 f" M0 e2 n) Q  m% `/ y+ y                    FPGA端：emif_test

水瓶

Lewis 发表于 2015-4-17 10:10
4 u5 t! o5 o; n, EEMIFA_CS2的寻址空间就是0x6000 0000 ~ 0x61FF FFFF  其实EMIFA_CS2读地址0x6000 0000就是读外设的0地址
...

$ p. z3 _+ G3 e4 N还望版主指导，卡了好多天了，原理都弄明白了，就是不知道问什么读出的数据不对。若是在您那里可以正确读取数据，还望发一份程序给我。谢谢了。

jj909305

楼主你好，这里你弄出来了吗？