|
程序upp通讯部分是从demo中uPP_B_TO_A移植过来。
. X1 ~# J- \5 m: J
' q0 C! d: { H: A C7 t9 G1.linux系统下由arm控制dsp通过upp往fpga发送数据,程序运行过程中,开始upp数据传输接受正常。8 m( G4 T$ u9 G1 m: O& X* [5 `8 Q
( w* U# j* n9 N; v
2.由arm控制dsp不停的启动,停止upp数据发送;在某一次发送时出现数据错位(通过fpga从数据总线抓取数据),然后fpga接受的数据都是错位的,重新加载dsp程序也无法恢复fpga接收正常数据,重启上电L138后再运行dsp程序upp的数据恢复正常。$ s5 T$ x) H4 v# g! `
8 ~. T% r' |* X2 ]3 W3.通过dlb寄存器进行BA回环发现错误的数据情况如下(与通过fpga从数据总线抓取数据一致):发送缓冲的数据顺序是1~128,但是回环到A通道,收到的数据是64~127,0~63。在测试过程中仿真器查看到UPQD0-2的值跟正常时一样,发送区数据顺序正确(在调试过程中查看寄存器及发送区地址,发送区是8字节对齐的,寄存器值没有发现异常) 。经过一段时间的测试,发现不是数据错位,而是0-63的数据是上次发送的值,二64-127的数据是本次的值。每次错误的字节数不一致,有时是前面112个数据都是上次的,有时只有16个数据是上次,64是最多的情况。; F0 O) k. ^: D* C1 P9 m
) ^: R V: Z* w8 m4.upp发送数据是通过fpga给dsp的gpio发送周期40us的方波,但是dsp以40us的间隔在gpio中断处理程序中往fpga送1行512字节的数据;3 k* S4 w4 m8 M( n( G8 N# C& U) t L
- O7 h8 l" [& O8 z$ x
9 s( i9 u' j* `附:发送时钟设置为37.5M,传输为b通道16bit传输,实际测量upp发送的enable信号持续大概7us;中间fpga没送wait信号;UPTCR的发送设为64和256都试过,结果都会出现错位。2 T& f5 z& g+ i6 g% e
部分定义如下
2 e3 U8 a! o: p0 X! D% F5 ^6 [7 u#define upp_line_size (128)' Y/ o! C7 D) C2 Q1 l) Y/ T
#define upp_line_count_s (1)
$ q; X4 H6 u3 m; G2 e8 K$ |#define upp_line_count_r (1)
1 X& b9 d+ u) g9 B. M% M" m8 X#define upp_frame_size_s (upp_line_size * upp_line_count_s)8 t* f- }- P" @2 ?! R
#define upp_frame_size_r (upp_line_size * upp_line_count_r)
+ \* W( j5 ]& C: O: D- T( Q#define upp_line_offset_s (upp_line_size)- m/ _% ]# M+ q# @
#define upp_line_offset_r (upp_line_size)# P6 e* S/ ^! S* e7 u
, N1 q* y/ X/ s- `- b
#pragma DATA_ALIGN(upp_buffer_s, 8)8 ?2 C9 v6 g5 ?% Q- ?8 E ] B
#pragma DATA_ALIGN(upp_buffer_r, 8)
/ a/ }& G: m% e, Bvolatile Uint32 upp_buffer_s[upp_frame_size_s];( t, a% U# i' L
volatile Uint32 upp_buffer_r[upp_frame_size_s];" o- A0 J( i. x+ X
" t8 R D# P% P& H9 i请教:这可能是出现什么问题了。' @; t p+ A, R$ \
G5 t3 Y( l5 ^3 K
|
|