|
程序upp通讯部分是从demo中uPP_B_TO_A移植过来。
8 W1 I2 ^# w/ R& T0 x3 A) J* G' X9 }0 G2 z1 h6 x- Z
1.linux系统下由arm控制dsp通过upp往fpga发送数据,程序运行过程中,开始upp数据传输接受正常。) [: U% T f0 |4 m4 s6 m# I
8 Y# t( L$ p" ^" n, `2.由arm控制dsp不停的启动,停止upp数据发送;在某一次发送时出现数据错位(通过fpga从数据总线抓取数据),然后fpga接受的数据都是错位的,重新加载dsp程序也无法恢复fpga接收正常数据,重启上电L138后再运行dsp程序upp的数据恢复正常。& V/ ` h O# S; J; z) O
! F, U) @% ?5 r, W! t1 X
3.通过dlb寄存器进行BA回环发现错误的数据情况如下(与通过fpga从数据总线抓取数据一致):发送缓冲的数据顺序是1~128,但是回环到A通道,收到的数据是64~127,0~63。在测试过程中仿真器查看到UPQD0-2的值跟正常时一样,发送区数据顺序正确(在调试过程中查看寄存器及发送区地址,发送区是8字节对齐的,寄存器值没有发现异常) 。经过一段时间的测试,发现不是数据错位,而是0-63的数据是上次发送的值,二64-127的数据是本次的值。每次错误的字节数不一致,有时是前面112个数据都是上次的,有时只有16个数据是上次,64是最多的情况。3 ^0 @9 `* N7 h' r6 G" _
! ]& p8 J: C" |% B! O# N
4.upp发送数据是通过fpga给dsp的gpio发送周期40us的方波,但是dsp以40us的间隔在gpio中断处理程序中往fpga送1行512字节的数据;+ R {7 I8 _/ l+ S8 J8 V& J! ~
. J: n6 Z: }2 H7 K T W* k& h2 F
0 j0 x- f- k! V) D9 @附:发送时钟设置为37.5M,传输为b通道16bit传输,实际测量upp发送的enable信号持续大概7us;中间fpga没送wait信号;UPTCR的发送设为64和256都试过,结果都会出现错位。# `8 {) p* q1 i
部分定义如下
# S/ i2 p* p5 ^- g1 M#define upp_line_size (128)
f# |- d1 i& r: ]# a; a7 L#define upp_line_count_s (1)6 I1 f( k' {/ f* n
#define upp_line_count_r (1)
. B4 C0 _0 x. A; b- e5 \ p#define upp_frame_size_s (upp_line_size * upp_line_count_s)
. k$ o% Y+ W: D; `#define upp_frame_size_r (upp_line_size * upp_line_count_r)
' D4 e! J4 k4 E#define upp_line_offset_s (upp_line_size)
- P/ L4 d, I* j6 u#define upp_line_offset_r (upp_line_size) e2 u" G- l; m% D
0 `$ H: e& \2 f! i J#pragma DATA_ALIGN(upp_buffer_s, 8)
3 P3 b! v/ Q, O Q! R#pragma DATA_ALIGN(upp_buffer_r, 8)
3 ~6 E5 S0 a7 L6 x. Lvolatile Uint32 upp_buffer_s[upp_frame_size_s];' j' L# W+ m9 U& \6 ]7 A
volatile Uint32 upp_buffer_r[upp_frame_size_s];
4 j" C& e8 D6 L* N) c$ |! H6 s( Y" o
请教:这可能是出现什么问题了。1 ?+ {; n+ h; T6 v4 `8 ~+ C
9 H2 u3 f8 g3 ?# x$ f$ N5 S+ Z
|
|