|
程序upp通讯部分是从demo中uPP_B_TO_A移植过来。. i; v$ a0 t) Y
7 W0 l4 C4 Z K1 R8 G" h1.linux系统下由arm控制dsp通过upp往fpga发送数据,程序运行过程中,开始upp数据传输接受正常。
2 V, x5 S) m# |) ?' x
* o; x1 Y. Y; c- C9 X( @2 E2.由arm控制dsp不停的启动,停止upp数据发送;在某一次发送时出现数据错位(通过fpga从数据总线抓取数据),然后fpga接受的数据都是错位的,重新加载dsp程序也无法恢复fpga接收正常数据,重启上电L138后再运行dsp程序upp的数据恢复正常。
, v" X! E `; W4 q0 U
- g5 m4 S3 d7 B6 i7 P3.通过dlb寄存器进行BA回环发现错误的数据情况如下(与通过fpga从数据总线抓取数据一致):发送缓冲的数据顺序是1~128,但是回环到A通道,收到的数据是64~127,0~63。在测试过程中仿真器查看到UPQD0-2的值跟正常时一样,发送区数据顺序正确(在调试过程中查看寄存器及发送区地址,发送区是8字节对齐的,寄存器值没有发现异常) 。经过一段时间的测试,发现不是数据错位,而是0-63的数据是上次发送的值,二64-127的数据是本次的值。每次错误的字节数不一致,有时是前面112个数据都是上次的,有时只有16个数据是上次,64是最多的情况。+ @ e9 q- b5 [
% A/ H' b" j1 q0 e9 J& A
4.upp发送数据是通过fpga给dsp的gpio发送周期40us的方波,但是dsp以40us的间隔在gpio中断处理程序中往fpga送1行512字节的数据;/ c9 U+ L, [+ g# f0 A( T4 i1 h
6 D8 c/ `6 I9 V' ^5 K6 i2 X
7 P5 s& k5 [! |" q$ k" [
附:发送时钟设置为37.5M,传输为b通道16bit传输,实际测量upp发送的enable信号持续大概7us;中间fpga没送wait信号;UPTCR的发送设为64和256都试过,结果都会出现错位。
! f% {, Q9 J S部分定义如下# ?: P( `( ?* E3 x3 r
#define upp_line_size (128)
* |. A. H! q2 X#define upp_line_count_s (1)
! e0 c0 s% {( H/ K0 n$ r#define upp_line_count_r (1)
& v% S1 D6 t) R0 V0 }$ J#define upp_frame_size_s (upp_line_size * upp_line_count_s)
# @, H& o% d- V3 K1 B: d#define upp_frame_size_r (upp_line_size * upp_line_count_r)
M, C! F ?3 D8 Q#define upp_line_offset_s (upp_line_size)
2 l- n& S$ j( x$ }#define upp_line_offset_r (upp_line_size); |8 ]. y% l) l
9 y# w: J& k% T; L
#pragma DATA_ALIGN(upp_buffer_s, 8)/ r* {" H3 i, b1 k$ E6 F7 i0 u
#pragma DATA_ALIGN(upp_buffer_r, 8)
s# D2 i) s, b2 X# S2 [1 ivolatile Uint32 upp_buffer_s[upp_frame_size_s];
, {; o) `0 N# d/ ]4 gvolatile Uint32 upp_buffer_r[upp_frame_size_s];
/ k8 `+ Z9 d+ t! e, e! O5 z( ^ l$ K$ @
/ @, V& j3 {# o2 Q请教:这可能是出现什么问题了。5 {% v! {4 D& s* P) S
, x( m1 C, ?# G* g4 _+ Q2 V |
|