对l138与fpga通信例程tl-devmem2的复现与使用

librally

硬件平台：omapl38F核心板；
/ N4 L  O7 R6 @) I$ Y% s复现方式：按照pdf：omapl38基于emifa总线与FPGA的通信测试进行例程复现，并将写数据部分提取出来进行使用；
1 n. a& ]; F  K8 R问题：在对fpga这边数据进行抓包观察时发现：
, t0 P# F0 a5 Q( C6 x( b2 |1、16根数据线仅有低八位在使用，高八位置一，当传输16bit数据时，会将两个字节按先小端后大端的顺序从低八位数据线按序输出；
2、同时地址线只有addr1，addr2，addr3三根是有效的，其他线长期置一，并且地址线并不随数据变化而变化，而是每隔8到11个写使能而进一位；
3、emifa_clk时钟线并不能作为时钟提供给fpga，在对fpga另加其他时钟并对emifa_clk进行抓包时现象为长期置高；
, S3 g  ~4 `4 t2 m4、片选emifa_cs2和写使能emifa_we的拉低时间比并不符合dsp与fpga通信时的2,3,2关系，请问arm与fpga通信时这个时序是什么，同时其依靠的时钟是多大，还是114MHz吗？
, U! j/ E/ q$ E" o. S

Tronlong-陈工

你好，emif的问题我们这边基本确认了。除了fpga端下载bit文件之后运行这几条指令再发送数据以外，需要加载这个驱动：tl138evm-emifa-sram，还有两个情况：：1.tl138evm-emifa-sram这个驱动有bug，导致地址发送出错。2.FPGA端的程序也有点问题，频率太高，通信会出错。。以上的问题我们会在V2.1版本（目前使用的是2.0内核）更新完善上去。并且修改emif的FPGA端程序。新版本的内核发布时间是下周五（11月30日）
; W' h: P5 a+ E% X. v# g
" c  ~% A2 m: ^" \7 X0 ~
1 j  ?: C: H" k, ~- s+ Z$ L3 R

librally

$ g* y4 W! ]6 g1 w
2 r9 m. q9 O" _
, }) a6 ?6 l, n% H: D( J3 z

librally

广州创龙莫工 发表于 2018-9-29 10:46
2 d4 |3 ]% {/ t1 O/ \. d6 I" f您好，您如果是按照我们提供的例程和文档进行测试的话，测试的结果如果是不一样的话，您这边可以截图过来看 ...

1 F1 g7 P) r% b  k/ b8 X+ U采用的OMAP-L138F上ARM与FPGA数据传输程序基于文件《13-3-OMAPL138基于EMIFA总线与FPGA的通信测试》。

1 w# W! b9 n3 e现在遇到的问题：
1、16bit数据线高八位没有初始化，传输只采用低八位数据线，且16bit的数据会在低八位数据线分成两个8bit数发出；
" {! j% M' ]) _2、地址线仅有低三位初始化，且变化方式与读使能不同步；emifa_ba1无变化；
; p; S* C' s/ ~! }3 T0 G8 G
/ N  ^1 a) u: }0 ~' Y- u% [现象：
9 Z3 \. A: o; \1、linux端运行./tl-devmem2 0x60000000 256 m 52428(1100110011001100)FPGA端现象
G:\EMIF问题\输入（m52428）
" o' h/ r1 C! A5 `1 yG:\EMIF问题\m52428addr
9 k* z# x0 a# r1 Y9 `2、linux端运行./tl-devmem2 0x60000000 256 h 52428(1100110011001100)FPGA端现象
. q& p+ Y7 x: `7 V8 v0 D. wG:\EMIF问题\输入（h52428）G:\EMIF问题\h52428addr
# u4 Y0 J* R& z# C! x8 s

广州创龙莫工

您好，您如果是按照我们提供的例程和文档进行测试的话，测试的结果如果是不一样的话，您这边可以截图过来看一下。

librally

Tronlong-陈工 发表于 2018-9-7 17:06
( s1 r( C1 ~) b8 q+ H4 J数据的问题核对过ARM和FPGA端的数据宽度是否匹配？光盘资料中也有使用tl_devmem2的部分讲解文档《13-3-OMAP ...

陈工，这个问题咱们创龙有没有解决方案啊，为什么ARM和fpga通信时只能用8根数据线啊，而且地址线完全和数据不匹配，而且arm进行写操作基于的时钟是多少啊？麻烦您解答一下呗
" f" P6 x# d# F# N$ w& l

librally

Tronlong-陈工 发表于 2018-9-7 17:06
数据的问题核对过ARM和FPGA端的数据宽度是否匹配？光盘资料中也有使用tl_devmem2的部分讲解文档《13-3-OMAP ...

# M( O- [7 V$ \* M1 d" \% D+ z5 Q就是按照那个文档操作的，然后发现采用m或者h模式的时候数据线和地址线出现了上述现象。采用b时地址线出现上述现象

Tronlong-陈工

数据的问题核对过ARM和FPGA端的数据宽度是否匹配？光盘资料中也有使用tl_devmem2的部分讲解文档《13-3-OMAPL138基于EMIFA总线与FPGA的通信测试》
; ^7 g* L$ {$ \8 u) y. y

librally

Tronlong-陈工 发表于 2018-9-7 15:39
你好，针对您的问题有一下疑问：
& \7 R" X0 I' n1 w( U
* c1 z9 e9 {8 }* m7 E+ |. h+ P1.请问你使用的程序都是用我公司提供的吗？还是自行有做修改？

) w1 x8 I- w8 S/ l5 ^( L" e使用的是arm的例程tl_devmem2（贴的图是修改过的程序，写使能中间的长时间时序是由于arm端打印每次数据造成的）；我没有用核心板上的DSP，只用了arm和fpga

Tronlong-陈工

你好，针对您的问题有一下疑问：

7 u) X2 d( D+ I, {- C1.请问你使用的程序都是用我公司提供的吗？还是自行有做修改？
( j3 m; A& N. U2.是否有确认过FPGA端的程序与DSP端的程序数据传输的位数是否匹配？
" s; A! w# s9 s# U, Q+ I