对l138与fpga通信例程tl-devmem2的复现与使用

librally

硬件平台：omapl38F核心板；
9 s4 v$ C. d$ F& u4 L. G复现方式：按照pdf：omapl38基于emifa总线与FPGA的通信测试进行例程复现，并将写数据部分提取出来进行使用；
" \4 t0 c/ X" ~/ s! p# }, K( V$ {问题：在对fpga这边数据进行抓包观察时发现：
) N% D8 L6 ~6 \' k2 n1、16根数据线仅有低八位在使用，高八位置一，当传输16bit数据时，会将两个字节按先小端后大端的顺序从低八位数据线按序输出；
2、同时地址线只有addr1，addr2，addr3三根是有效的，其他线长期置一，并且地址线并不随数据变化而变化，而是每隔8到11个写使能而进一位；
3、emifa_clk时钟线并不能作为时钟提供给fpga，在对fpga另加其他时钟并对emifa_clk进行抓包时现象为长期置高；
* C$ B) m  D4 @4 s8 [; p, M4、片选emifa_cs2和写使能emifa_we的拉低时间比并不符合dsp与fpga通信时的2,3,2关系，请问arm与fpga通信时这个时序是什么，同时其依靠的时钟是多大，还是114MHz吗？
' @& g4 e# w0 K- P5 w, a+ l

Tronlong-陈工

你好，针对您的问题有一下疑问：
% z+ q6 I: R  Y' ]3 m# k- z
) X8 V; N# w1 a2 _1.请问你使用的程序都是用我公司提供的吗？还是自行有做修改？
" s( Y6 o0 V2 m5 F# H; Z( t2.是否有确认过FPGA端的程序与DSP端的程序数据传输的位数是否匹配？
8 e/ w% O" q, j$ ]; ?

librally

Tronlong-陈工 发表于 2018-9-7 15:39
0 x- z1 {, W: Y5 J/ |- V3 k! N你好，针对您的问题有一下疑问：

1.请问你使用的程序都是用我公司提供的吗？还是自行有做修改？

& Z/ G' m1 e/ Y2 R8 Q. |- f使用的是arm的例程tl_devmem2（贴的图是修改过的程序，写使能中间的长时间时序是由于arm端打印每次数据造成的）；我没有用核心板上的DSP，只用了arm和fpga

Tronlong-陈工

数据的问题核对过ARM和FPGA端的数据宽度是否匹配？光盘资料中也有使用tl_devmem2的部分讲解文档《13-3-OMAPL138基于EMIFA总线与FPGA的通信测试》
% N# f$ L8 J: _- A3 e- o

librally

Tronlong-陈工 发表于 2018-9-7 17:06
9 N3 C  l0 \4 R2 _数据的问题核对过ARM和FPGA端的数据宽度是否匹配？光盘资料中也有使用tl_devmem2的部分讲解文档《13-3-OMAP ...

% c. k& }" q0 K, V6 o0 ?. H就是按照那个文档操作的，然后发现采用m或者h模式的时候数据线和地址线出现了上述现象。采用b时地址线出现上述现象

librally

Tronlong-陈工 发表于 2018-9-7 17:06
" U) y% x7 j2 v  E: h数据的问题核对过ARM和FPGA端的数据宽度是否匹配？光盘资料中也有使用tl_devmem2的部分讲解文档《13-3-OMAP ...

: H# M! ], P3 C* |陈工，这个问题咱们创龙有没有解决方案啊，为什么ARM和fpga通信时只能用8根数据线啊，而且地址线完全和数据不匹配，而且arm进行写操作基于的时钟是多少啊？麻烦您解答一下呗

广州创龙莫工

您好，您如果是按照我们提供的例程和文档进行测试的话，测试的结果如果是不一样的话，您这边可以截图过来看一下。

librally

广州创龙莫工 发表于 2018-9-29 10:46
  E+ d6 A+ h2 T5 u5 h  R您好，您如果是按照我们提供的例程和文档进行测试的话，测试的结果如果是不一样的话，您这边可以截图过来看 ...

/ [; t3 M+ d! f* u+ X9 q% M采用的OMAP-L138F上ARM与FPGA数据传输程序基于文件《13-3-OMAPL138基于EMIFA总线与FPGA的通信测试》。

. X" @" l# M' q7 C/ \0 T* }+ b现在遇到的问题：
1、16bit数据线高八位没有初始化，传输只采用低八位数据线，且16bit的数据会在低八位数据线分成两个8bit数发出；
4 ?, v& O# u- z; q2、地址线仅有低三位初始化，且变化方式与读使能不同步；emifa_ba1无变化；
% e6 y" |# p8 k; E" B! |! ~
. |" Q) y/ u0 \, E. O  a; F现象：
3 ]% u) O3 [" E- [1、linux端运行./tl-devmem2 0x60000000 256 m 52428(1100110011001100)FPGA端现象
" A! y# J% }: q% h8 MG:\EMIF问题\输入（m52428）
4 _% V& x( @) T( ?" tG:\EMIF问题\m52428addr
2、linux端运行./tl-devmem2 0x60000000 256 h 52428(1100110011001100)FPGA端现象
G:\EMIF问题\输入（h52428）G:\EMIF问题\h52428addr
  T9 ^2 |; }- q% s

librally

! c6 e1 e" w% o8 g4 U4 m7 d( D, t4 q6 t

Tronlong-陈工

你好，emif的问题我们这边基本确认了。除了fpga端下载bit文件之后运行这几条指令再发送数据以外，需要加载这个驱动：tl138evm-emifa-sram，还有两个情况：：1.tl138evm-emifa-sram这个驱动有bug，导致地址发送出错。2.FPGA端的程序也有点问题，频率太高，通信会出错。。以上的问题我们会在V2.1版本（目前使用的是2.0内核）更新完善上去。并且修改emif的FPGA端程序。新版本的内核发布时间是下周五（11月30日）
% _0 l' N! y: }" X
8 ~) N1 n" x& P5 a" \
) V) s- n! \5 m( B' |3 e
5 ^; M2 ]* [7 \/ O! M& d