【新手求助】OMAPL138的DSP部分在Debug时如何初始化DDR

wshtyr

在CCS6.1里用向导生成的SYS/BIOS模版，BOOT设成DEBUG模式，编译链接后点Debug，提示C674X_0: File Loader: Verification failed: Values at address 0x00000000C0000000 do not match Please verify target memory and memory map.

; N0 B. P; w6 @, E9 k& R7 p& B7 E( w' }
查看链接文件，所有的可执行代码和数据都放到了DDR里。然后我添加了OMAPL138_DSP.gel文件，并在里面添加了初始化DDR的语句：

8 N! D  _" D3 L* i5 t1 A1 D9 j/ l% Y: e
5 `# a. J0 a; i8 _8 a% L( O2 q

1. OnTargetConnect( )
   7 Y0 y: g+ h- [8 q& R/ s) ?  @
2. {
   4 d# z" x8 w- K# p  e; @( f
3.     Clear_Memory_Map();
   + N, @# O) S; ^+ }( x
4.     Setup_Memory_Map();
   9 P7 c- w/ o8 V- B3 X; y
5.     DEVICE_kickUnlock();
   
6.     PSC_All_On_Full_EVM();
   0 b1 d1 w' A; w2 U+ U
7.     Set_Core_300MHz();
   
8.     Set_DDRPLL_150MHz();
   % J& n- Q9 N8 D: `; ?
9.     DEVICE_mDDRConfig(150);
   
10. }

复制代码

再Debug仍然提示Verification failed，求前辈指点。。。
( v9 _' c# S! K) }5 g3 f; N- s

希望缄默

平台选的不对吧

wshtyr

希望缄默 发表于 2015-6-4 19:38
平台选的不对吧

问题解决了，是gel文件选的不对，去TI的论坛上搜了一个用上就好了

wshtyr

希望缄默 发表于 2015-6-4 19:38
# w) \9 \7 Q6 `, f% P7 _平台选的不对吧

另外，我不清楚TI不同版本的CCS之间的差异有多大，是不是大到已经不能通过分析错误提示来排查问题了
' ~3 _3 r: T9 I. \9 ?% V8 p
但作为创龙的客户，我希望创龙能从客户的角度出发，从分析问题本身出发，多提些有建设性的建议。以我遇到的问题为例，你们是不是应该考虑我的DDR初始化是否有问题，我的gel文件是否来路不明，换你们的gel文件能否解决问题，而不是一看到软件版本和你们的不一样就不看下去了

很多时候我们不需要手把手的辅助，我们需要的是解决问题的思路
6 \" {' `) W6 X2 n4 p+ r: g! g

希望缄默

wshtyr 发表于 2015-6-4 20:11
另外，我不清楚TI不同版本的CCS之间的差异有多大，是不是大到已经不能通过分析错误提示来排查问题了
" j, [3 [+ S, X4 f5 i
/ F' `* g" s2 w8 Q但 ...

' V" X! r8 }+ \% }你理解错误
+ |8 `: d6 l) W# k! w1 H
C674X_0: File Loader: Verification failed: Values at address 0x00000000C0000000 do not match Please verify target memory and memory map

这句话提示的是内存问题而 SYS/BIOS  下内存的分配是由平台配置的
这个平台是指 Platform 组件而不是 CCS 版本