【新手求助】OMAPL138的DSP部分在Debug时如何初始化DDR

wshtyr

在CCS6.1里用向导生成的SYS/BIOS模版，BOOT设成DEBUG模式，编译链接后点Debug，提示C674X_0: File Loader: Verification failed: Values at address 0x00000000C0000000 do not match Please verify target memory and memory map.
7 q2 c3 {- v/ D% w0 p6 Z# g
! K! J+ K! m" E3 f6 i
, Y& ^: X. v7 L- R, u5 t( [0 J查看链接文件，所有的可执行代码和数据都放到了DDR里。然后我添加了OMAPL138_DSP.gel文件，并在里面添加了初始化DDR的语句：
' X* X" D! C- |- S& h) ^% _

. K+ g1 |/ G9 m( e# L/ y) w

1. OnTargetConnect( )
   
2. {
   % V/ V5 ^8 x' F% Q8 h7 `
3.     Clear_Memory_Map();
   
4.     Setup_Memory_Map();
   
5.     DEVICE_kickUnlock();
   ' Z# c/ @, a7 N+ c( \" _
6.     PSC_All_On_Full_EVM();
   
7.     Set_Core_300MHz();
   ! Q" e% c3 F. O1 Q  [9 _0 l
8.     Set_DDRPLL_150MHz();
   9 v& \' \0 T/ Q& I6 r1 T
9.     DEVICE_mDDRConfig(150);
     H+ Z' |5 _- V
10. }

复制代码

再Debug仍然提示Verification failed，求前辈指点。。。

希望缄默

平台选的不对吧

wshtyr

希望缄默 发表于 2015-6-4 19:38
% `2 U# V. ~& Z平台选的不对吧

问题解决了，是gel文件选的不对，去TI的论坛上搜了一个用上就好了

wshtyr

希望缄默 发表于 2015-6-4 19:38
平台选的不对吧

+ N- }7 N, L5 e. m3 s& ]另外，我不清楚TI不同版本的CCS之间的差异有多大，是不是大到已经不能通过分析错误提示来排查问题了

# W, b  ?# w# s  C' O/ [6 B但作为创龙的客户，我希望创龙能从客户的角度出发，从分析问题本身出发，多提些有建设性的建议。以我遇到的问题为例，你们是不是应该考虑我的DDR初始化是否有问题，我的gel文件是否来路不明，换你们的gel文件能否解决问题，而不是一看到软件版本和你们的不一样就不看下去了

5 A3 b- v+ P$ [6 X+ F很多时候我们不需要手把手的辅助，我们需要的是解决问题的思路

希望缄默

wshtyr 发表于 2015-6-4 20:11
另外，我不清楚TI不同版本的CCS之间的差异有多大，是不是大到已经不能通过分析错误提示来排查问题了
! E# F7 {5 l2 x9 D& n
但 ...

你理解错误

0 u$ g: n1 b/ r- H6 i  IC674X_0: File Loader: Verification failed: Values at address 0x00000000C0000000 do not match Please verify target memory and memory map

1 b1 N0 x; g# Y- Y5 _这句话提示的是内存问题而 SYS/BIOS  下内存的分配是由平台配置的
这个平台是指 Platform 组件而不是 CCS 版本