omapl138 upp问题

liangws

问题描述：在138端采用你们的uPP_B_TO_A程序发送数据到FPGA端，FPGA接收数据到FIFO，然后从FIFO端发送給138的upp channel A，用示波器测试，channel A的data［0-7］都有数据，start、enable、clock（采用channel b的clk）都有信号；但是在138端始终没有读到状态寄存器eow被置位，这个可能是什么问题引起的？

- ^9 Q  s. u7 x9 UFPGA端发送仿真时序图如下（相应的管脚：UPP_CH1_CLK 、UPP_CH1_START、UPP_CH1_ENABLE、UPP_CH1_WAIT）：
. p9 t* |3 C! I8 d6 V% w& _
2 F' A( y9 y/ |+ ^% v0 n) K, ~
- n# ^) y' g* Y8 v4 s麻烦看下fpga端发送时序是否有问题？
- E# Z/ r& A2 k8 {
+ {0 c9 k" k5 |7 u

liangws

FPAG发送端时序图

human

调试建议连续发送填满window，这样更好观察