|
7 D7 X% T, p8 W. m- j3 Q* {* K 想求助一个问题。
7 p4 q1 {* G; E' Y+ O% e 最经调试upp模块,发现一个问题,请教. a9 S/ ], o% d2 p7 ?& q0 Y2 f
贵公司示例中有一个项目文件 upp_B_TO_A 是基于startware 开发的UPP测试。我开发板测试没有问题。 h" p5 Q& \1 L+ c
我想移植到SYSBIOS系统中,所以用GPIO_KEY_HWI 这个示例进行的修改。将upp_B_TO_A 相应部分进行修改
3 }# N# V3 s: F. o+ p 修改内容如下:: ?7 W; V2 Q8 U: x) P7 Y$ B0 x$ Q
1)建立一个HWI+ _0 g2 O. M2 k( X3 U
2)把upp_B_TO_A 项目中该初始化的,初始化UUP
4 N% v7 i r& M0 f' Z 3)添加所需头文件3 W6 |) ^9 q9 C; Z) x: x
编译没有问题。
7 v7 O1 Z9 W7 v+ `, d J% ?5 z. g7 a" \! l- J! d3 c4 z) {
最终修改后,详见附件项目文件
9 X, h: t1 y, I+ }, j 但是修改完毕后,测试UPP传输(采用B->A 回环模式测试),发现数据会不对,没有规律
6 @; R4 H# H0 u: Y3 Q" s 我修改
1 y. K8 q3 }9 V! ^6 O// configuration macros& `6 M' q0 k& V, G! i$ R& H, }& M
#define upp_line_size (256)3 g P- l; J5 i5 d2 p# d, e
#define upp_line_count (1), z, z- T+ Y# E2 a
#define upp_frame_size (upp_line_size * upp_line_count)
8 y( {! R* k* z/ |6 u#define upp_line_offset (upp_line_size)
" N) S6 ~/ Y6 n) i# F. g#define UPP_CLOCK_DIV (2) //分频7 ~1 k0 U0 C+ u0 z2 C; k- y! I0 S/ |
0 k/ A& K' h6 k8 g) w 产生不同类型的错误。
+ a2 W# C5 J! M+ D! L( S! p7 e upp_line_size (1024) 发现没有问题,正确传输
6 w4 d k6 q; _: H- s 诸如其他512、256 等等。会发现开始传输部分会错误。不知道什么原因
" _! F/ i8 I/ d( V( k
$ K4 y D3 E* B 请教,是不是移植到SYSBIOS 需要注意哪些地方
% w; l& j6 [ U1 l) F3 T' s3 ]* `5 g
|
本帖子中包含更多资源
您需要 登录 才可以下载或查看,没有帐号?立即注册
x
|