emif例程时钟问题

MODULE · 发表于 2019-11-26 21:29:55

在使用emif例程的时候发现在顶层里pll是这种25-100的输入输出，查询管脚手册发现确实fpga输出25Mhz时钟。然后打开ip核发现定义的是一个100-200的pll，请问这边这么操作是不会出问题的吗，为什么不会出问题呢

MODULE · 发表于 2019-11-27 11:31:35

czs----Tronlong 发表于 2019-11-26 22:17
Dear ,

您好，请问您具体操作的是我司哪个例程呢？

我是用的tl6678f的emif16例程。因为顶层程序里要求的pll是从25Mhz至100Mhz的倍频，但是使用的ip核的pll输入设置的是100Mhz，输出是200Mhz，这种设置的pll能实现顶层程序要求的倍频功能吗

		自动登录	找回密码
密码			立即注册

[已解决] emif例程时钟问题