TLK7-EVM GTX的参考时钟输入问题 - Kintex-7 - 嵌入式开发者社区 - 51ele.net
设为首页收藏本站

嵌入式开发者社区

 找回密码
 立即注册

QQ登录

只需一步,快速开始

查看: 3957|回复: 1

[已解决] TLK7-EVM GTX的参考时钟输入问题

[复制链接]

44

主题

368

帖子

2894

积分

创龙

Rank: 8Rank: 8

积分
2894
发表于 2019-9-25 12:56:48 | 显示全部楼层 |阅读模式
      在进行RapidIO的回环测试时,由FPGA内部通过MCMM,由25MHz晶振产生125MHz 时钟,作为GTX的参考时钟输入,具体如下:
      在FPGA内部,使用MMCM,由25MHz OSC时钟产生125MHz的时钟,再从MRCC端口,以差分形式输出125MHz的差分时钟信号,再加到MGTREFCLK的差分信号输入端。连接方式入下图,为SMA公-公连接线。

       逻辑代码如下:
FPGA内部通过MCMM,由25MHz产生125MHz 时钟。  
clk_wiz_0 clk_wiz_0
  (
  // Clock out ports
  .clk_out1(clk_out1_125M),     // output clk_out1 125Mhz buffered
  .clk_out2(clk_out1_200M),     // output clk_out2 200Mhz buffered
  // Status and control signals
  .resetn(pll_resetn), // input resetn
  .locked(locked),       // output locked
  // Clock in ports
  .clk_in1(clk_fpga));      // input clk_in1
clk_fpga就是25MHz的OSC时钟。
将产生测125M时钟变为差分信号输出:
  OBUFDS #(
  .IOSTANDARD ("DEFAULT")
  ) u_OBUFGDS_cfg_clk
  (
  .O  (clk_125M_p),
  .OB (clk_125M_n),
  .I  (clk_out1_125M)
  );


      问题:请问这样输出125MHz时钟的方式可以吗?MRCC端口能不能输出差分时钟信号?

本帖子中包含更多资源

您需要 登录 才可以下载或查看,没有帐号?立即注册

x
回复

使用道具 举报

44

主题

368

帖子

2894

积分

创龙

Rank: 8Rank: 8

积分
2894
 楼主| 发表于 2019-9-25 12:58:22 | 显示全部楼层
1.  以上的设计的方案的可行的,代码逻辑上是没有问题的;

2.  同时建议您可以参考一下我司正在整理的tl-bram-srio-target和tl-ibert-eyescan  例程



本帖子中包含更多资源

您需要 登录 才可以下载或查看,没有帐号?立即注册

x
回复 支持 1 反对 0

使用道具 举报

您需要登录后才可以回帖 登录 | 立即注册

本版积分规则

QQ|手机版|小黑屋|嵌入式开发者社区 ( 粤ICP备15055271号

GMT+8, 2024-3-29 21:48 , Processed in 0.037209 second(s), 26 queries .

Powered by Discuz! X3.2

© 2001-2015 Comsenz Inc.

快速回复 返回顶部 返回列表