对l138与fpga通信例程tl-devmem2的复现与使用 - OMAP-L138 - 嵌入式开发者社区 - 51ele.net
设为首页收藏本站

嵌入式开发者社区

 找回密码
 立即注册

QQ登录

只需一步,快速开始

查看: 7577|回复: 9

[已解决] 对l138与fpga通信例程tl-devmem2的复现与使用

[复制链接]

4

主题

21

帖子

138

积分

注册会员

Rank: 2

积分
138
发表于 2018-9-5 20:16:08 | 显示全部楼层 |阅读模式
硬件平台:omapl38F核心板;
. Z3 t3 a9 U- O7 V3 Q复现方式:按照pdf:omapl38基于emifa总线与FPGA的通信测试进行例程复现,并将写数据部分提取出来进行使用;
% L& f8 M. P6 i$ B- H9 g/ w' z4 K' k问题:在对fpga这边数据进行抓包观察时发现:2 G8 B4 l, f( W. ]' P7 J8 r% g2 V
1、16根数据线仅有低八位在使用,高八位置一,当传输16bit数据时,会将两个字节按先小端后大端的顺序从低八位数据线按序输出;
3 {$ {+ S2 q9 U- i$ ~8 Y7 n2、同时地址线只有addr1,addr2,addr3三根是有效的,其他线长期置一,并且地址线并不随数据变化而变化,而是每隔8到11个写使能而进一位;- h: [9 P; r5 M  v
3、emifa_clk时钟线并不能作为时钟提供给fpga,在对fpga另加其他时钟并对emifa_clk进行抓包时现象为长期置高;
3 X' R- M1 ^2 W3 z4、片选emifa_cs2和写使能emifa_we的拉低时间比并不符合dsp与fpga通信时的2,3,2关系,请问arm与fpga通信时这个时序是什么,同时其依靠的时钟是多大,还是114MHz吗?
2 U# b0 j7 d5 o) P" k, `+ L

本帖子中包含更多资源

您需要 登录 才可以下载或查看,没有帐号?立即注册

x
回复

使用道具 举报

17

主题

193

帖子

1628

积分

创龙

Rank: 8Rank: 8

积分
1628
发表于 2018-9-7 15:39:11 | 显示全部楼层
你好,针对您的问题有一下疑问:
  G. ]$ i" ~. K$ d9 ^5 ^& d2 N% h% L1 j0 U
1.请问你使用的程序都是用我公司提供的吗?还是自行有做修改?/ V* H/ I& Q5 t  m0 l; A/ `+ ?7 f6 O
2.是否有确认过FPGA端的程序与DSP端的程序数据传输的位数是否匹配?8 ^/ j& `- }5 z
% o7 _- R# h5 {- `. O. y
回复 支持 反对

使用道具 举报

4

主题

21

帖子

138

积分

注册会员

Rank: 2

积分
138
 楼主| 发表于 2018-9-7 16:26:05 | 显示全部楼层
Tronlong-陈工 发表于 2018-9-7 15:39
* L. H* u, y. K$ O  S* Q你好,针对您的问题有一下疑问:3 V9 x$ ^4 f$ a2 ~- n  h
" w' _8 V' `. |0 c% l/ V
1.请问你使用的程序都是用我公司提供的吗?还是自行有做修改?
: C9 U" z" b" V( b: y
使用的是arm的例程tl_devmem2(贴的图是修改过的程序,写使能中间的长时间时序是由于arm端打印每次数据造成的);我没有用核心板上的DSP,只用了arm和fpga
回复 支持 反对

使用道具 举报

17

主题

193

帖子

1628

积分

创龙

Rank: 8Rank: 8

积分
1628
发表于 2018-9-7 17:06:59 | 显示全部楼层
数据的问题核对过ARM和FPGA端的数据宽度是否匹配?光盘资料中也有使用tl_devmem2的部分讲解文档《13-3-OMAPL138基于EMIFA总线与FPGA的通信测试》
7 {: }0 Y$ A8 @4 F0 r& o/ D' h) H
回复 支持 反对

使用道具 举报

4

主题

21

帖子

138

积分

注册会员

Rank: 2

积分
138
 楼主| 发表于 2018-9-7 20:43:44 | 显示全部楼层
Tronlong-陈工 发表于 2018-9-7 17:06% I' h; Z" z- S" G6 u3 _( a. l" B
数据的问题核对过ARM和FPGA端的数据宽度是否匹配?光盘资料中也有使用tl_devmem2的部分讲解文档《13-3-OMAP ...

; F) j0 z5 q" b' _/ Z就是按照那个文档操作的,然后发现采用m或者h模式的时候数据线和地址线出现了上述现象。采用b时地址线出现上述现象1 X) D  [4 b2 p  i1 F; z
回复 支持 反对

使用道具 举报

4

主题

21

帖子

138

积分

注册会员

Rank: 2

积分
138
 楼主| 发表于 2018-9-17 17:09:55 | 显示全部楼层
Tronlong-陈工 发表于 2018-9-7 17:06
5 |6 D6 Z" d/ V+ F6 F数据的问题核对过ARM和FPGA端的数据宽度是否匹配?光盘资料中也有使用tl_devmem2的部分讲解文档《13-3-OMAP ...
/ t( z# ?6 y* S( R% x4 K+ N4 o
陈工,这个问题咱们创龙有没有解决方案啊,为什么ARM和fpga通信时只能用8根数据线啊,而且地址线完全和数据不匹配,而且arm进行写操作基于的时钟是多少啊?麻烦您解答一下呗( q2 D3 X; i, Q( I: R
回复 支持 反对

使用道具 举报

3

主题

524

帖子

2083

积分

创龙

Rank: 8Rank: 8

积分
2083
发表于 2018-9-29 10:46:15 | 显示全部楼层
您好,您如果是按照我们提供的例程和文档进行测试的话,测试的结果如果是不一样的话,您这边可以截图过来看一下。
回复 支持 反对

使用道具 举报

4

主题

21

帖子

138

积分

注册会员

Rank: 2

积分
138
 楼主| 发表于 2018-11-10 16:06:15 | 显示全部楼层
广州创龙莫工 发表于 2018-9-29 10:46
% v6 x+ }9 }: F6 N; W, v您好,您如果是按照我们提供的例程和文档进行测试的话,测试的结果如果是不一样的话,您这边可以截图过来看 ...

4 z1 q* B2 v$ v, B. t3 l采用的OMAP-L138F上ARM与FPGA数据传输程序基于文件《13-3-OMAPL138基于EMIFA总线与FPGA的通信测试》。- S( f  a' C, ^6 q0 O
$ u9 G7 _- B# T" K4 n* y0 ~
现在遇到的问题:, C! X" }; \# R6 m
1、16bit数据线高八位没有初始化,传输只采用低八位数据线,且16bit的数据会在低八位数据线分成两个8bit数发出;
3 j! O6 g/ h, {% E  R3 K' t6 @2、地址线仅有低三位初始化,且变化方式与读使能不同步;emifa_ba1无变化;
- k$ c8 K+ Z, ]: e/ m& r2 M
' k  s% Q" `  c$ V# n2 O/ k% b现象:
. f% B' I  _' o: ?1、linux端运行./tl-devmem2 0x60000000 256 m 52428(1100110011001100)FPGA端现象
) }, l2 |' o# fG:\EMIF问题\输入(m52428)
! O# Z) Y/ k$ t4 Q6 I& {. i) j- cG:\EMIF问题\m52428addr
8 Q8 C8 \) g6 Q$ _1 ~' U2、linux端运行./tl-devmem2 0x60000000 256 h 52428(1100110011001100)FPGA端现象5 C( t: X5 K8 N# P0 z
G:\EMIF问题\输入(h52428)G:\EMIF问题\h52428addr' E+ U& x& P2 A8 l- E8 k3 h
回复 支持 反对

使用道具 举报

4

主题

21

帖子

138

积分

注册会员

Rank: 2

积分
138
 楼主| 发表于 2018-11-10 16:09:43 | 显示全部楼层

8 \. r9 j! T9 {
9 ~& x% z- C6 F, O1 k' ?7 p
$ [1 N& {/ c# a
# C' Y% C# H& z2 Q

本帖子中包含更多资源

您需要 登录 才可以下载或查看,没有帐号?立即注册

x
回复 支持 反对

使用道具 举报

17

主题

193

帖子

1628

积分

创龙

Rank: 8Rank: 8

积分
1628
发表于 2018-11-22 12:02:47 | 显示全部楼层
你好,emif的问题我们这边基本确认了。除了fpga端下载bit文件之后运行这几条指令再发送数据以外,需要加载这个驱动:tl138evm-emifa-sram,还有两个情况::1.tl138evm-emifa-sram这个驱动有bug,导致地址发送出错。2.FPGA端的程序也有点问题,频率太高,通信会出错。。以上的问题我们会在V2.1版本(目前使用的是2.0内核)更新完善上去。并且修改emif的FPGA端程序。新版本的内核发布时间是下周五(11月30日)
6 }& z' f, K  h' m7 F/ {2 N3 O# l6 _$ S- m

( o, O6 v" P% M, I4 Z' Z4 L. ~) O/ x. @

本帖子中包含更多资源

您需要 登录 才可以下载或查看,没有帐号?立即注册

x
回复 支持 反对

使用道具 举报

您需要登录后才可以回帖 登录 | 立即注册

本版积分规则

QQ|手机版|小黑屋|嵌入式开发者社区 ( 粤ICP备15055271号

GMT+8, 2024-3-29 01:47 , Processed in 0.044679 second(s), 25 queries .

Powered by Discuz! X3.2

© 2001-2015 Comsenz Inc.

快速回复 返回顶部 返回列表