双核工作下，UPP不工作

tulipyyf

5 z6 N. I: y% l3 K内核文件不用后来证明不用旧的~~~
& Z% O; _/ k) ^实际上我就是在创龙的样板上进行了修改
主要改动 1 移植到SYSBIOS中运行
* R0 m4 l2 Z- l9 ^2 \$ r               2 因需要时刻储存，所以FPGA发送一次下降沿脉冲，DSP核心中断收到后，执行一次完整的UPP重载，只是重载时，需要把DDR存储接收地址更新，然后开始接收UPP数据
/ P5 p8 R4 A+ @& S- |6 N1 M               3 重载之前，需要 CacheWBInvAll();                        //更新cache

希望能帮助你