|
问题描述:在138端采用你们的uPP_B_TO_A程序发送数据到FPGA端,FPGA接收数据到FIFO,然后从FIFO端发送給138的upp channel A,用示波器测试,channel A的data[0-7]都有数据,start、enable、clock(采用channel b的clk)都有信号;但是在138端始终没有读到状态寄存器eow被置位,这个可能是什么问题引起的?7 v" r8 C: I" v+ @3 M- P
, s8 Y2 V$ J. x9 w6 |. f& d: U& i: ]FPGA端发送仿真时序图如下(相应的管脚:UPP_CH1_CLK 、UPP_CH1_START、UPP_CH1_ENABLE、UPP_CH1_WAIT):
* Y6 _2 g% U* n0 s0 H& w6 b; S2 U* d, V$ E% I5 ?5 y" e, D+ W/ r% w
3 w" m1 h$ L* [, O* G! o麻烦看下fpga端发送时序是否有问题?3 N; G' [5 j- a
- B" g+ R/ G9 ]* L) q |
|