5733| 4
|
请问创龙的工程师,有用FPGA开发过AD7606驱动的么? |
| ||
| ||
| ||
RE: 请问创龙的工程师,BUSY高电平时间太短,而且出现两个frstdata信号
| ||
| ||
|手机版|小黑屋|嵌入式开发者社区 ( 粤ICP备15055271号 )
GMT+8, 2024-5-6 10:48 , Processed in 0.044424 second(s), 24 queries .
Powered by Discuz! X3.2
© 2001-2015 Comsenz Inc.