嵌入式开发者社区

标题: XiLinx spartan-6系列的FPGA开发板调试DDR3问题 [打印本页]

作者: hanlin882211 时间: 2017-3-29 15:31
标题: XiLinx spartan-6系列的FPGA开发板调试DDR3问题
使用XiLinx spartan-6系列的XC6SLX25T-FGG484的FPGA开发板调试DDR3，型号使用MT41K256M16HA，由于PCB硬件上没有将FPGA上Zio和rZQ两个引脚拉低，DDR3调试不成功，硬件上通过跳线将这两个引脚拉低，但是还是失败，请问能够通过跳线串联电阻将引脚拉低吗？请问能不能通过软件配置引脚将其拉低？或者还有没有其他解决办法？

作者: JSZC 时间: 2020-8-7 13:58
您好，请检查Zio和rZQ两个引脚是不是受其他线路影响并且FPGA驱动能力不足，导致FPGA拉不低Zio和rZQ

欢迎光临嵌入式开发者社区 (https://www.51ele.net/)