TL138 EthEVM-A2 開發板 EMIFA 問題

hankwang

創龍工程師, 您好:

   我購買TL138 EthEVM-A2 開發板, 目前用 demo code 雙核通訊都可正常運行, 經由DSP控制 EMIFA 使用CS2與外部FPGA做資料連結.

      使用光碟所提供的  EMIFA_FPGA 代碼, 目前外部是空接用LA分析其 EMIF 發送的資料, 發現一個奇怪的問題!

1. 外部空接情況, 不論資料如何發送(0x0001 or  0x1ffff), 其D0 一直保持為低電壓;

2. D0外部上拉1K電阻後, 不論資料如何發送(0x0000), 其D0 一直保持為高電壓;

& ~/ R4 T  X" w: O+ {9 F6 d

其餘 bus (D15 ~ D1), CS2, R/W, WE... 可正常控制, 唯有D0 !?

8 T" r% ?6 g2 A$ |8 \' J  Z2 z! P

因為是參考創龍提供的源碼, 也試過調整時序(write-setup, strobe,hold/ Read-setup, strobe, hold) 幫助不大;

回讀PLLDIV3(0x01E1A120) =0x8003, 表示EMIF Clock 為114MHz

: u2 s2 Y$ R( T4 Q

void EMIFInit(void)

{

                //配置EMIFA相關复用引腳

                EMIFAPinMuxSetup();

               

                //配置數據總線16bit

                EMIFAAsyncDevDataBusWidthSelect(SOC_EMIFA_0_REGS,EMIFA_CHIP_SELECT_2,        EMIFA_DATA_BUSWITTH_16BIT);

               

                //選擇 Normal 模式

                EMIFAAsyncDevOpModeSelect(SOC_EMIFA_0_REGS,EMIFA_CHIP_SELECT_2, EMIFA_ASYNC_INTERFACE_NORMAL_MODE);

               

                //禁止 WAIT 引腳

                EMIFAExtendedWaitConfig(SOC_EMIFA_0_REGS,EMIFA_CHIP_SELECT_2, EMIFA_EXTENDED_WAIT_DISABLE);

               

                //配置 W_SETUP/R_SETUP   W_STROBE/R_STROBE    W_HOLD/R_HOLD        TA 等參數

                EMIFAWaitTimingConfig(SOC_EMIFA_0_REGS,EMIFA_CHIP_SELECT_2, EMIFA_ASYNC_WAITTIME_CONFIG(1, 2, 1, 1, 2, 1, 0 ));

}

5 i! z! ]6 ^/ S2 V% S/ b) @

" J' F9 g1 B; j# o

Lewis

建议你先检查D0管脚是不是烧了，正常情况下D0是有输出的。检查方法可以把D0配置为一个普通的GPIO,然后控制其输出一个方波，即可检查D0端口是否正常。

hankwang

您好, 很感謝你的回覆
我使用你的方法, 把 EMIFA_D0 ~ D7 定義為 GP4[8] ~ GP[15], 所量測的波形 GP4[8]與其它GP4[9~ 15] 比對, 確實不太一樣.
- ]: b$ c% l$ [/ `& e/ _) D2 y
我有針對 EMIFA_D0 查過底板, 只經由 RN6_22R 串接到 LAN9221-ABZJ, 故意去除RN6_22R, 也是有相同問題!  

5 J1 G5 J8 D" Z$ t不知 EMIFA_D0 這腳位是否跟核心板 nand flash 或其它硬件有關?

& x2 T& F: K( \) M5 |在請您協助釐清, 謝謝~

hankwang

創龍工程師, 您好 :
+ f* i) b7 O. e) v) N5 k  使用 TL138 EthEVM-A2 開發板測試 EMIFA 功能, 改用單核(C6748)來測試GPIO4[8]~[15], GPIO[8] 也是有如上圖問題!!!
- E; X. |  O# [
! r- O+ |+ S* K不知 EMIFA 異同步功能在 TL138 EthEVM-A2 開發板是否真能實現!? 或有其它高手能回應此狀況, 十分感謝~

felix

Hi hangwang
) h* F5 D+ v, `1 \5 S   建议进行如下操作，
  请先将板子和FPGA的连接断开，排除连接方式和FPGA的影响，然后读写NandFLash,并观察在底板上D0的波形和其他D引脚的波形，看读和写的数据是否正确。

hankwang

Hi, Felix:
  謝謝你的回覆, 上述的問題描述及GPIO測試, 因DSP初始化於 PIN ASSIGNE 已做內部 pull high, 所以其外部都處於空接的狀態, 直接用示波器及LA量測信號;

sonicxd

hankwang你好，我手上没有这块板，但我也有用9221在OMAP-L138平台上扩展网口，想跟你确认一下，你板子上的EMIFA地址线和9221的地址线的连接方式，是138的（A1~A7）依次连接至9221的（A1~A7）呢？还是138的（BA1，A0~A5）依次连接至9221的（A1~A7）呢？