我是用的TL138/1808/6748F-EVM-A2的核心板, 9 r& e& Y- \" l' l FPGA 端是造的1-2048的递增数,每隔150ms发送一次,采用创龙提供的裸机历程upp_A_receive可以通过串口打印验证数据正常. s B9 |1 T0 W9 q" S
但是跑sys/bios后发现每次接收到的数据都是后八个字节为全0,前面的数据正常; + P; S) f, r% p/ d9 d 无论是改变单次FPGA发送的数据量大小,还是改变DMA窗口的大小,每次都是后八个字节全为0,不知道是那里的问题。 u( D2 P5 B- T8 l
下图是窗口打印的接收到的数据 . }9 q4 d4 z8 C5 c. f ^6 f2 ^0 K 请各位前辈指教 + m$ o9 @, m9 W0 ~' W( D d a) e W% U* C3 E$ `) S